提供 AI 与 HPC 市场需求，联发科推前瞻共封装光学 ASIC 设计平台
▼
IC 设计大厂联发科在 2024 年光纤通讯大会（OFC 2024）大会前夕，宣布推出新世代客制化晶片（ASIC）设计平台，提供异质整合高速电子与光学讯号的传输介面（I/O）解决方案，以联发科的共封装技术，整合自主研发的高速 SerDes 处理电子讯号传输搭配处理光学讯号传输的 Ranovus Odin 光学引擎，利用可拆卸插槽配置 8 组 800Gbps 电子讯号链路及 8 组 800Gbps 光学讯号链路，不但具有便利性，也提供更高的弹性，可依客户需求灵活调整配置。
联发科展示的异质整合共封装光学元件（Co-Package Optics，即CPO） 采用 112Gbps 长距离 SerDes（112G LR SerDes）和光学模组，较目前市面上其他方案可进一步缩减电路板面积、降低装置成本、增加频宽密度，并降低系统功耗达 50% 之多。此外， Ranovus 公司的 Odin 光学引擎提供内建及外接的雷射光学模组，以因应不同的应用情境。
另外，凭藉在 3 奈米先进制程、2.5D 和 3D 先进封装技术的能力再加上在散热管理 产品可靠性，以及光学领域的丰富经验，联发科新世代客制化晶片设计平台能提供客户在高效能运算（HPC）、人工智慧（AI）、机器学习（ML）和资料中心网络的最新技术。
联发科资深副总经理游人杰表示，生成式 AI 的崛起，不仅带动了记忆体频宽和容量提升的需求，对传输介面的密度和速度的需求也急遽增加。掌握最新的光电介面整合技术，让联发科能为资料中心提供最先进、最有弹性的客制化晶片解决方案。
联发科强调，其 ASIC 设计平台涵盖从设计到生产过程所需，完整解决方案提供业界最新技术，如裸晶对裸晶介面（Die-to-Die Interface，如 MLink，UCIe）、封装技术（InFO，CoWoS，Hybrid CoWoS 等）、高速传输介面（PCIe，HBM）、热力学与机构设计整合等，以满足客户最严苛的需求。联发科将于 2024 年 3 月 26 日至 28 日在圣地牙哥举办的 OFC 2024 大会上，展出与 Ranovus 合作的崭新 CPO 解决方案，瞄准人工智慧、机器学习和高效能运算市场。
(首图来源:AI资源网摄)
▼
特别声明 本页内容仅供参考，版权终归原著者所有，若有侵权，请联系我们删除。
