半导体系统化设计趋势确立，Mentor EDA Tool 打造科幻成真

▼

随着摩尔定律制程微缩的物理极限将至，未来晶片的系统设计与异质整合成为确定趋势，近 20 年以来 IC 设计的既有思维，已然出现革命性的改变。其中，明导国际（Mentor）所提供的电子设计自动化工具软件（EDA tool），无疑将成为让半导体科技充满无限想像空间的最大助力。

从单纯 IC 设计进入系统设计的新时代来临：参加深度分析

异质整合串联系统级世代，EDA Tool 成 IC 开发关键

IC 设计产业的核心变化，主要驱动力就是高算力、储存能力提升等“功能的复杂化”，以及追求轻薄短小“产品的极小化”。IC 应用走过单纯美好的草创世代，现今迈入多功能穿戴装置、关顾安全与性能的车用先进驾驶辅助系统（ADAS）、人工智慧（AI）机器人乃至高效能边缘运算（Edge-computing）等。这是个科幻电影将化为真实的世代，也是一个半导体 IC 设计、晶圆代工（Foundry）、后段封测之间的关系，被“异质整合”（Heterogeneous Integration）概念串联的系统级世代。

对于 IC 设计产业而言，能有一套完整且简易操作的 EDA Tool，协助从设计、模拟封装、验证、测试等全流程的工具协助，对于 IC 开发流程将是非常重要的关键。

透过晶片设计定案（Tape-out）前的完善模拟与测试，降低失效率与预防可能的问题，是现今 IC 设计产业所专注的重要课题。于是在 IC 设计领导厂商联发科技（MTK）、快闪记忆体控制 IC 设计暨储存方案龙头群联电子（PHISON）等带动科技无限想像的浪潮中，Mentor 提供的 EDA Tool 成为 design-house 最务实、精准的选择。

Edge AI 降低云端负担，成高算力晶片布局重点

人工智慧概念持续扩散中，从云端 AI（Cloud AI）全方位连结到边缘运算 AI（Edge AI），这将使得 AI 晶片于智慧家居、智慧城市、智慧工厂等应用更为广泛，Edge AI 也将解决延迟问题，扮演 AI 应用普及的关键。

以联发科技近期推出 AIoT 平台 i700 为例，锁定从语音到影像的讯号处理、识别，必须整合 CPU、GPU、APU、ISP 等等；再加上终端应用百花齐放，联发科技认为，关键在于产品从发想到抢入市场的快、狠、准，时序收敛（closure）势必需要借由 EDA Tool 功能提升，再进一步加快晶片从设计到量产的速度，这也将使联发科技对于 AI 的终极目标“AI everywhere”指日可待。

从云端到边缘的高算力 AI 晶片布局从未中断，联发科技亦携手台积电之先进制程、先进晶圆级扇出封装技术 InFO_OS 量产多晶片异质整合的高效运算（HPC）网通晶片。事实上，全球半导体业者认为以往供应体系上下游的“接力赛”态势已然打破，高整合度的 EDA Tool，则将使得半导体从设计、制造、封测，以平台共享资讯方式，一同达到晶片讯号完整性最佳化的目标。

高效运算普及，PCIe 4.0 上下游整合扩大应用

异质整合世代，更包括记忆体、逻辑 IC、RF 元件、类比 IC 等全面纳入，对于快闪记忆体控制 IC 先驱群联电子而言，因为 NAND Flash 储存应用不断地扩增，工程师的设计思维已经逐渐转换，从了解应用环境的需求以及系统面的整合，再进而思考 IC 的功能设计，提升整体系统的效能与使用者经验。

随着 AI、5G 趋势正勾勒出一整个 HPC 系统蓝图，举凡所衍伸的 8K 生态系、机器学习、边缘运算等，CPU 大厂纷纷推出支援 PCIe Gen4 的主机板、处理器、显示晶片等，这意味着，高性能运算应用系统将逐步普及。群联以 28 奈米制程的 PCIe Gen4x4 NVMe SSD 控制晶片，搭载 96 层堆叠的 3D NAND Flash 储存方案新品，成为超微（AMD）全球首发合作伙伴，再加上甫于美国 FMS 发布的首款 DRAM-Less PCIe Gen4x4 SSD 控制晶片等，在在显示与 AMD、PCIe 4.0 上下游伙伴透过系统面的整合，逐渐扩大应用层面。

而透过完善的 Mentor EDA Tool，可进一步协助设计业者在跨系统或跨平台之间的资料运算转换更为流畅。而一套完善的 EDA Tool，能在 IC 设计过程中，模拟使用环境以及应用，进行最佳化的调校与验证，让工程师们在最短的时间内完成产品上市的目标，进而协助企业将产品转换成营收、获利与市占率，这正是半导体产业竞争力的正向循环。

从单纯 IC 设计进入系统设计的新时代来临：参加深度分析

（首页：Shutterstock）

▼

   特别声明    本页内容仅供参考，版权终归原著者所有，若有侵权，请联系我们删除。